- 文献综述（或调研报告）：
在集成电路设计中用得很多，但也是最简单的上电复位电路如图1所示[2]。由于集成电路中做电阻和电容比较占用版图，一般情况下，图1中的复位电阻R。和复位电容C。置于芯片之外。此电路最大的优点在于可以提供相当长时间的复位信号，需要的话甚至可以达到数十秒。为了能使图1的上电复位直接运用于集成电路中，通常采用有源电阻PMOS代替Rres，如图2所示。这样的话，即使采用长宽比为数十的倒管子，整个电路所能达到的复位脉冲宽度也只有几个微秒，在有的电路中不能达到有效复位的目的；所带来的好处是可以省却一个输出端和两只外围元器件。为了增加图2电路的复位脉冲宽度，可以将其更改为双边上电复位电路，双边电复位。与图2相比，双边电复位增加了C。和NMOs作为第一级延时，具有更大的复位脉冲宽度；或者说双边电复位的电路在相同的复位时间下更节省版图面积。上述3种电路实际上都是基于延时的上电复位电路，其可靠性值得探讨。以实际运用较多的双边电复位为例，来分析其失效的可能性。
达到稳定的复位电平，并且持续一段时间。在系统掉电后，电容存储的电荷必须通过回路才能释放，而CMOS工艺中，PN结的导通电压在0．7 V左右；也就是说，电容上的电压被放到0．7 V以后，由于PN结已经截止，只能通过PN结的漏电流才能继续放电。工艺做得越好，其漏电流越小，电容的放电时间越长，很可能出现在系统掉电的数分钟内，电容上的电压保持在0．5 V以上。由于电容上的残留电荷影响了复位电路的充电过程，此复位电路甚至可能产生不了有效的复位信号，取电容上的残留电压为0．5 V，复位电路中电容的残留电荷将会影响到复位信号的产生，特别是在快速掉电、上电的过程中。
针对以上这些问题，现提出一种基于电平检测的上电复位电路，基本思想为——利用电源回路中R。和C构成的积分电路决定脉冲宽度，通过检测Vdd电压来判断是否在复位状态，以保证复位信号的有效性。
在日本：
随着集成密度的增加，系统LSI必须在每个芯片上包含更复杂的功能。 某些特殊功能块必须处于已知的初始状态，才能在上电或从省电模式恢复时正确启动操作。 上电复位脉冲用于预设或预复位存储器设备，例如唇形触发器，锁存器和寄存器。 同时，由于以下原因，需要片上POR-PG。 首先，将电源开启（POR）功能集成到LSI中可以减少电子部件的数量，从而节省空间并降低最终产品的成本。即使是小型分立器件也比由数十万个晶体管组成的芯片上电路占用更多的空间。 其次，片上POR-PG的输出没有芯片间或模块间噪声，这是由于与卡上（这里的card不知如何翻译）其他信号线交叉耦合等问题引起的。 最后，芯片上电路能够监视和检测内部电压，因此即使使用内部电压调节器也可以实现电源电压的电平转换。 POR-PG对其输入敏感，即电源线的特性。该电路操作受到电源电压的上升时间，掉电和上电之间的间隔时间以及电源中的噪声的影响，尤其是在上电期间。
因此，在设计POR-PG时必须考虑几个方面。 首先，电源线电压的非常长的上升时间可能导致太低的脉冲高度以预设或预复位内部电路。其次，由闪电等问题引起的突然浪涌可能导致图1：POR-PG的输入和输出在断电和上电之间的非常短的时间间隔内。这种短暂的断电间隔为POR-PG正常工作带来了困难。第三，对电压波动过于敏感的电路可能感测到电源线上的噪声，并在n个所需时间引起不正确的初始化。降低电源电压是实现低功耗系统的最有效方法之一[1]，但由于上述问题，它使得POR脉冲发生电路的要求更加重要。此外，由于电路复杂，不推荐使用低压带隙电压参考[2]。当电源电压非常低且不稳定时，太复杂的电路无法正常工作。 POR脉冲发生器应在电源电压达到其目标值之前正常工作。本文介绍了解决此类问题的方法。
传统电路。该电路由延迟发生部分和脉冲发生部分组成。在Vddstarts引发之后，节点A开始充电。当节点A的电压达到逆变器I的阈值电压时，节点B翻转并且脉冲生成部分在POR-PG的输出处产生脉冲。由于没有限制要充电的电容C的装置，因此该电路存在缺陷。如果Trise与CR时间常数（Tcharge）相比较大，则POR脉冲的高度（Vph）不足以初始化内部逻辑电路。传统POR-PG的脉冲高度的模拟结果。现有技术中存在解决该问题的技术。图4显示了这些现有技术之一[3]。该电路使用由几个MOSFET组成的“充电钳”电路，即使Trise很大，也能改善脉冲的高度。 “充电钳”电路通过使用n倍堆叠的p-MOSFET（从MP1到MPn）来确定电容器C开始充电的电压。直到Vdd达到p-MOSFET的阈值电压的n倍时，电容器C的电荷才开始。这种电路钳位电路的回退如下：首先，当电路没有能够可靠地工作时并且目标是低的，因为堆叠MOSFET的阈值电压由于工艺和温度变化而波动。接下来，即使在逻辑电路初始化之后，只要器件开启，电路就会消耗直流电流。该电路使用两个二极管连接的n-MOSFET作为“充电钳”。由于晶体管MNI和MN2的阈值电压和漏极 - 源极电阻的波动，该电路也不适用于低电源电压应用。由过程和温度变化引起的。图6显示了0.25-pm CMOS技术中n-MOSFET的阈值电压波动与工艺和温度变化的关系。阈值电压变化超过0.5 V.图7显示了二极管连接的n-MOSFET的I-br特性。从曲线的斜率来看，最大漏源电阻为7.72 kR，这是3.33 kR的最小电阻的两倍多。在该电路中，阈值水平也可能受到身体效应的影响。这也是该电路的缺点。
参考文献：
[1]Itoh K，Ⅵ且Minfin;infin;ry chp DleSigll[M]，s两nger．Verlag，2001．
以上是毕业论文文献综述，课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
