- 文献综述（或调研报告）：
- 研究背景
仅仅经过数十年的发展与创新，集成电路己经从晶体管到大规模集成电路再到超大规模集成电路(Very Large Scale Integration，VLSI)方向不断发展[1]。在此同时，近几十年里集成电路的设计水平、工艺制造、封装检测等多方方面也都得到了飞速发展，这一切都推动了电子系统的进步。精确的电子系统对频率时钟源的要求也是特别高的，在当前，我们主要通过频率合成技术获取精确的稳定的时钟源。所谓频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的过程。例如CPU频率、智能家居中的时钟源。
对于相位锁定这一基本概念的由来，可以追溯到1932年法国工程师De Bellesciz的一段论述，他通过相位锁定来实现无线电信号的接收[2]。在20世纪50年代，锁相环开始在黑白电视机的内部电路中做噪声消除器来使用，从而使屏幕上的图案更加稳定清晰，这也是锁相环第一次得到人们重视并被大规模应用。到了20世纪70年代，锁相环的发展慢慢进入了高速期，它越来越多的被作为一个系统组件来使用。最初的锁相环是纯模拟锁相环(APLL)，顾名思义，其所有模块都由模拟电路单元组成，由乘法器来构成鉴相器，RC低通滤波器构成环路滤波器，反馈振荡器构成压控振荡器。由于模拟锁相环在稳定工作时，每个模块均可以认为工作在线性区，因此它也被称为线性锁相环LPLL。伴随着数字电路的发展，鉴相器部分电路结构开始由数字电路取代，其余部分仍为模拟电路，这种锁相环就是最初的数字锁相环(DPLL)，它准确的名称为数模混合锁相环(Mixed-single PLL)。随着数模混合锁相环技术和理论的不断发展和完善，其慢慢成为了锁相环的主流[3]。
2、锁相环简介
锁相环 (phase locked loop)，顾名思义，就是锁定相位的环路。由自动控制原理的知识我们可以知道，这是一种典型的反馈控制电路，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪，一般用于闭环跟踪电路。是无线电发射中使频率较为稳定的一种方法，主要有VCO（压控振荡器）和PLL IC （锁相环集成电路）,压控振荡器给出一个信号,一部分作为输出，另一部分通过分频与PLL IC所产生的本振信号作相位比较，为了保持频率不变，就要求相位差不发生改变，如果有相位差的变化，则PLL IC的电压输出端的电压发生变化，去控制VCO,直到相位差恢复，达到锁相的目的。为了使VCO工作状态稳定，必须保证VCO控制信号圪稳定，所以必须对以进行滤波处理，才能满足VCO电路实现稳定的需求[4]。
锁相环主要有如下四种工作状态[5]：
(1)捕获状态：捕获状态主要是指锁相环从失锁状态到锁定状态的一个过程，在这个过程中，锁相环的输入频率和VCO电路反馈频率相位差不断减小，直到最终消失，PLL系统达到锁定。
(2)锁定状态：锁定状态指的是这样一种状态，在此状态下，输入信号和VCO电路反馈信号的频率相等，相位差为一个固定值或者为零，即锁相环达到稳定状态，在此状态下VCO电路的控制信号比较平稳。
(3)跟踪状态：跟踪状态指的是PLL系统如果出现某种原因，导致输入信号的频率或者相位发生变化，即脱离了锁定状态。锁相环会通过自我调节来恢复之前的锁定状态，也可以说是一种弹性环节，具有自我可调节性能。
(4)失锁状态：失锁状态是指锁相环的VCO电路不断震荡，输出值不断变换，无法在一定时间内实现锁定，当锁相环输入信号和反馈信号存在相位差和频率差时就会进入失锁状态。
在这四种状态中，锁定状态和失锁状态为静态状态，捕获状态和跟踪状态为动态状态，锁定时间就是PLL开始工作到进入锁定状态所需要的时间，它是判断一个PLL系统性能是否优良的一个重要指标。锁定时间越短，PLL的响应速度就越快。
以上是毕业论文文献综述，课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
